SSD ไมครอน(Micron) อ่านเร็ว 28GB/s ผนึกไมโครชิป(Microchip) แก้คอขวดที่เก็บข้อมูล AI ด้วย PCIe 6.0

ไมครอน เทคโนโลยี(Micron Technology, MU) เปิดตัว SSD ตระกูล PCIe Gen 6 ส่วนไมโครชิป เทคโนโลยี(Microchip Technology, MCHP) ชูเทคโนโลยีเชื่อมต่อแบบ 'แฟบริก' (Fabric) เพื่อแก้ปัญหา 'คอขวด' ด้านการจัดเก็บและส่งผ่านข้อมูลในดาต้าเซ็นเตอร์สำหรับ AI โดย SSD รุ่น 9650 NVMe ของไมครอนทำความเร็วอ่านข้อมูลแบบต่อเนื่องสูงสุดถึง 28GB ต่อวินาที

PANews รายงานเมื่อวันที่ 4 (เวลาท้องถิ่น) ว่าทั้งสองบริษัทเตรียมนำเสนอสถาปัตยกรรมที่เก็บข้อมูลประสิทธิภาพสูงบนมาตรฐาน PCIe Gen 6 สำหรับงาน AI และดาต้าเซ็นเตอร์ อย่างไรก็ตาม ยังไม่พบการประกาศเปิดตัวผลิตภัณฑ์ร่วมกันอย่างเป็นทางการจากเอกสารของทั้งสองบริษัท

ไมโครชิปจะสาธิตเทคโนโลยี 'End-to-End AI/ML PCIe Fabric With Gen6 Switch and Retimer' ในงาน FMS 2026 ซึ่งจัดขึ้นวันที่ 4-6 (เวลาท้องถิ่น) ที่ศูนย์ประชุมซานตาคลารา สหรัฐอเมริกา เทคโนโลยีนี้ใช้สวิตช์และรีไทเมอร์รุ่น Gen 6 เพื่อจัดเส้นทางเคลื่อนย้ายข้อมูลในระบบ AI และแมชชีนเลิร์นนิง

ในงานเดียวกันนี้ ไมโครชิปยังโชว์เทคโนโลยีประมวลผลชิป NVMe 5016 A2 ASIC ที่ใช้คิวอินพุต-เอาต์พุต (I/O) มากถึง 10,000 คิว พร้อมสาธิตโครงสร้างที่ให้ GPU เข้าถึงจุดปลายทาง (Endpoint) ของ SSD ได้โดยตรง

PCIe คือมาตรฐานที่เชื่อมต่อให้ CPU, GPU, SSD และอุปกรณ์เครือข่ายแลกเปลี่ยนข้อมูลกันภายในเซิร์ฟเวอร์ ส่วนสวิตช์ทำหน้าที่แบ่งเส้นทางไหลของข้อมูลระหว่างอุปกรณ์หลายตัว ขณะที่รีไทเมอร์ช่วยฟื้นฟูสัญญาณที่อ่อนลงระหว่างการส่งข้อมูลด้วยความเร็วสูง

ปัจจุบันไมครอนวางจำหน่าย SSD รุ่น 9650 NVMe สำหรับดาต้าเซ็นเตอร์ในสเปก PCIe Gen 6 โดยทำความเร็วอ่านข้อมูลแบบต่อเนื่องสูงสุด 28GB ต่อวินาที และความเร็วอ่านข้อมูลแบบสุ่มสูงสุด 5.5 ล้าน IOPS

ด้านความเร็วเขียนข้อมูลแบบต่อเนื่องอยู่ที่สูงสุด 14,000 เมกะไบต์ต่อวินาที ส่วนความเร็วเขียนข้อมูลแบบสุ่มอยู่ที่ 900,000 IOPS ตัวผลิตภัณฑ์มีให้เลือกทั้งฟอร์มแฟกเตอร์ E1.S และ E3.S โดยรุ่น E1.S มีออปชันระบายความร้อนด้วยของเหลวให้เลือกด้วย

ไมครอนอธิบายว่า PCIe Gen 6 เพิ่มแบนด์วิดท์ได้เกือบสองเท่าเมื่อเทียบกับ Gen 5 ซึ่งช่วยลดข้อจำกัดในการเคลื่อนย้ายข้อมูลระหว่างที่เก็บข้อมูลกับทรัพยากรประมวลผล นั่นหมายความว่าไม่ใช่แค่ประสิทธิภาพของ SSD เพียงอย่างเดียว แต่เส้นทางทั้งหมดที่ส่งข้อมูลไปถึง GPU ต่างหากที่เป็นตัวกำหนดประสิทธิภาพโครงสร้างพื้นฐาน AI

งานประมวลผลโมเดลขนาดใหญ่ เทคนิค RAG (Retrieval-Augmented Generation) และฐานข้อมูลเวกเตอร์ ล้วนต้องอ่านข้อมูลจำนวนมากจากที่เก็บข้อมูลซ้ำแล้วซ้ำเล่า ในกระบวนการนี้ SSD สวิตช์ PCIe รีไทเมอร์ และคอนโทรลเลอร์ อาจกลายเป็นจุดคอขวดร่วมกันได้

ไมครอนโฟกัสที่การเพิ่มปริมาณงานอ่าน-เขียนของ SSD ส่วนไมโครชิปเน้นปรับปรุงโครงสร้างการเชื่อมต่อระหว่างอุปกรณ์ เทคโนโลยีของทั้งสองบริษัทสะท้อนแนวโน้มที่ดาต้าเซ็นเตอร์ AI เริ่มมองการจัดเก็บและการส่งผ่านข้อมูลเป็นเส้นทางข้อมูลเดียวกัน

แนวโน้มนี้สอดคล้องกับที่ TokenPost เคยรายงานไว้ก่อนหน้านี้เกี่ยวกับ การแก้ปัญหาคอขวดหน่วยความจำ AI ด้วยเทคโนโลยี CXL memory pooling โดยมาร์เวล(Marvel) เปิดตัวสวิตช์ CXL แบบ 260 เลน ที่ออกแบบให้ CPU และตัวเร่งความเร็วอย่าง GPU เข้าถึงหน่วยความจำแบบแยกส่วนนอกเซิร์ฟเวอร์ได้

การแข่งขันด้านที่เก็บข้อมูลสำหรับ AI ยังคงดำเนินต่อไป โดยคิออกเซีย(Kioxia) กำลังพัฒนา SSD ตระกูล GP บนมาตรฐาน PCIe 6.0 ที่ให้ GPU เข้าถึงข้อมูลได้โดยตรง ขณะที่ไมโครชิปเตรียมสาธิตเทคโนโลยีแฟบริก Gen 6 และการเข้าถึง GPU โดยตรงในงาน FMS 2026 ระหว่างวันที่ 4-6 เช่นกัน