10 วัน วิศวกร 1 คนทำแบบชิปขั้นต้นจากสเปก 55 หน้า Cognichip เผย

ค็อกนิชิป (Cognichip) ระบุว่า วิศวกร 1 คนทำงานออกแบบชิปขั้นต้นจากข้อกำหนด 55 หน้าเสร็จภายใน 10 วัน ขณะที่วิธีเดิมต้องใช้ทีมออกแบบทั้งทีมประมาณ 20 สัปดาห์ หรือ 4–5 เดือน สำหรับงานเดียวกัน

บริษัทระบุในประกาศเมื่อวันที่ 14 กันยายนว่า การประเมินนี้จัดขึ้นกับบริษัทออกแบบชิปแบบ Fabless ที่ติดอันดับ 20 อันดับแรกของโลก ผลดังกล่าวยังปรากฏในบทสัมภาษณ์ของ Tom's Hardware ที่เผยแพร่เมื่อวันที่ 11 พฤศจิกายน

การออกแบบขั้นต้น หรือ front-end design คือขั้นตอนเปลี่ยนข้อกำหนดให้เป็นโครงสร้างตรรกะที่วงจรจะนำไปใช้ โดยเกิดขึ้นก่อนส่งข้อมูลการออกแบบไปผลิต

ในการประเมินครั้งนี้ วิศวกรออกแบบไมโครสถาปัตยกรรม เขียน RTL ตรวจสอบการทำงาน และปรับแต่งด้านกำลังไฟฟ้า ประสิทธิภาพ และพื้นที่ (PPA) RTL เป็นรูปแบบการอธิบายว่าดิจิทัลวงจรจัดการข้อมูลอย่างไร

เอกสารตั้งต้นเป็นข้อกำหนดที่ลูกค้าจัดทำไว้ก่อน ดังนั้นระยะเวลา 10 วันนี้ไม่รวมเวลาจัดทำข้อกำหนด การผลิต หรือการทดสอบชิปจริง

ACI มุ่งรองรับการออกแบบวงจรรวมเฉพาะงาน (ASIC) และชิปที่ปรับการทำงานใหม่ได้ (FPGA) โดย ASIC สร้างขึ้นเพื่อการใช้งานเฉพาะ ส่วน FPGA สามารถกำหนดฟังก์ชันใหม่ได้หลังการผลิต

ค็อกนิชิประบุว่าได้พัฒนาโมเดล AI สำหรับงานออกแบบที่นำคุณสมบัติทางกายภาพของเซมิคอนดักเตอร์มาใส่ไว้ในโครงสร้างโมเดล บริษัทระบุว่าวิธีนี้แตกต่างจากการนำความสามารถด้านการออกแบบไปเพิ่มให้โมเดลภาษาทั่วไป

ตัวชี้วัดจากการสาธิตที่บริษัทเปิดเผยระบุว่า สามารถลดกำลังไฟรั่วไหลได้ 18% และทำ timing closure ที่ 2.4 GHz กำลังไฟรั่วไหลคือพลังงานที่ยังสูญเสียแม้ทรานซิสเตอร์ไม่ได้ทำงาน ส่วน timing closure คือกระบวนการตรวจสอบว่าสัญญาณมาถึงทันตามความเร็วสัญญาณนาฬิกาที่ออกแบบไว้

ผลิตภัณฑ์สำหรับองค์กร ACI Enterprise มีฟังก์ชันควบคุมไม่ให้ข้อมูลการออกแบบของลูกค้าถูกส่งไปใช้ฝึก AI ของบุคคลที่สาม ค็อกนิชิประบุว่าข้อมูลการออกแบบจะอยู่ภายในไฟร์วอลล์ของลูกค้า

บริษัทยังระบุว่าใช้งาน ACI Enterprise ในโครงการความร่วมมือมากกว่า 40 โครงการ ซึ่งรวมถึงเรเนซัส (Renesas; 6723) และไซไทม์ (SiTime; $SITM) จำนวนโครงการดังกล่าวไม่ได้หมายความว่ามีลูกค้า 40 ราย

ค็อกนิชิปก่อตั้งขึ้นในปี 2024 และระบุในประกาศวันที่ 14 กันยายนว่า ระดมทุนได้รวม 93 ล้านดอลลาร์ (ประมาณ 124.8 พันล้านวอน)

ระบบอัตโนมัติสำหรับการออกแบบชิปมุ่งลดภาระต้นทุนที่สูงด้วยเช่นกัน ค็อกนิชิประเมินในประกาศฉบับเดียวกันว่า การส่งแบบเข้าสู่การผลิต (tape-out) หนึ่งครั้งสำหรับกระบวนการผลิตขั้นสูงมีค่าใช้จ่าย 40–100 ล้านดอลลาร์ (ประมาณ 53.7–134.2 พันล้านวอน) Tape-out คือขั้นตอนส่งข้อมูลการออกแบบเข้าสู่กระบวนการผลิต

ในประกาศวันที่ 14 กันยายน บริษัทคาดการณ์ว่า ภายในปี 2030 การขาดแคลนบุคลากรด้านการออกแบบเซมิคอนดักเตอร์อาจเกิน 1 ล้านคน และระบุว่า ACI อาจช่วยให้อุตสาหกรรมเพิ่มจำนวนชิปที่ออกแบบได้ในแต่ละปีเป็น 2–3 เท่า

บริษัทอื่นก็เริ่มนำ AI มาใช้กับเครื่องมือออกแบบเซมิคอนดักเตอร์เช่นกัน ก่อนหน้านี้ TokenPost รายงานว่า OpenAI และซินอปซิส (Synopsys) วางแผนร่วมกันพัฒนาระบบ AI ที่สั่งงานเครื่องมือออกแบบและวิเคราะห์ผลลัพธ์ได้ ส่วนค็อกนิชิประบุในประกาศเดือนกันยายนว่า ACI Enterprise เริ่มให้บริการเชิงพาณิชย์และกำลังติดตั้งให้ลูกค้า