วิตาลิก บูเตอรินเผยโมเดลใหม่ชี้ขีดจำกัด RAM อาจกระทบความเร็วเข้ารหัสและบล็อกเชนโดยตรง

วิตาลิก บูเตอริน(Vitalik Buterin) ผู้ร่วมก่อตั้งอีเธอเรียม(ETH) ได้นำเสนอแนวทางใหม่ในการปรับปรุง *เวลาเข้าถึงหน่วยความจำ (Memory Access Time)* ซึ่งเป็นข้อจำกัดที่ซ่อนอยู่ของระบบคอมพิวเตอร์ โดยให้มุมมองใหม่ที่สามารถนำไปสู่ความมีประสิทธิภาพมากขึ้นของเทคโนโลยีเข้ารหัส รวมถึงโมเดลปัญญาประดิษฐ์และบล็อกเชน ทำให้วงการเทคโนโลยีจับตามองอย่างใกล้ชิด

ในบทความวิชาการล่าสุด บูเตอรินได้หักล้างสมมติฐานดั้งเดิมที่ว่า ‘เวลาเข้าถึงหน่วยความจำ’ จะคงที่ไม่ว่าแรมจะมีขนาดเท่าไร โดยเสนอว่าตามแบบจำลองของเขา เมื่อขนาดของหน่วยความจำเพิ่มขึ้น เวลาในการเข้าถึงก็จะเพิ่มขึ้นแบบเอ็กซ์โปเนนเชียล โดยที่ ‘รูทสามของความจุหน่วยความจำ’ กลายเป็นตัวแปรสำคัญที่ชี้ขาดค่าหน่วงเวลา ความหมายคือ แม้จะเพิ่มปริมาณพื้นที่จัดเก็บข้อมูล ก็ไม่ได้หมายความว่าประสิทธิภาพจะดีขึ้นตามเสมอไป

เมื่อยืนยันด้วยการทดลองจริง ผลลัพธ์ก็สอดคล้องกับทฤษฎีของเขาอย่างชัดเจน โดยแสดงให้เห็นถึงความล่าช้าในการเข้าถึงข้อมูลที่เพิ่มขึ้นจากแคชในซีพียู(CPU Cache) สู่หน่วยความจำหลัก(RAM) ตามขนาดของหน่วยความจำ ซึ่งปรากฏการณ์นี้ไม่ใช่ข้อสังเกตเชิงทฤษฎีเท่านั้น แต่ยังกลายเป็นเงื่อนไขสำคัญในการเขียนอัลกอริทึมและออกแบบระบบเข้ารหัส โดยเฉพาะในงานที่เน้นการคำนวณล่วงหน้าอย่าง ‘พรีคอมพิวติ้ง’ ที่มักใช้ในการเข้ารหัสข้อมูล การจำกัดขนาดของตารางข้อมูลให้พอดีกับหน่วยความจำแคช แทนที่จะขยายให้ใหญ่ขึ้นอย่างไม่มีที่สิ้นสุด อาจให้ผลลัพธ์ที่รวดเร็วกว่าด้วยซ้ำ *ความคิดเห็น: นี่คือสิ่งที่สวนทางกับความเชื่อเดิมในระดับรากฐานของการออกแบบระบบ*

บูเตอรินยกตัวอย่างผ่านกรณีของ *การเข้ารหัสแบบเส้นโค้งวงรี (Elliptic Curve Cryptography)* ที่นักพัฒนามักสร้างตารางตัวเลขล่วงหน้าขนาดใหญ่เพื่อเพิ่มประสิทธิภาพ ซึ่งทำให้ระบบต้องเข้าถึง RAM หากตารางมีขนาดเกินขีดจำกัดของแคช และนั่นกลับส่งผลให้ความเร็วการประมวลผลลดลง ในทางกลับกัน ตารางขนาดเล็กที่ยังอยู่ภายในขีดจำกัดของแคช สามารถให้ผลดีกว่าอย่างมีนัยสำคัญตามผลการทดลอง

ข้อสรุปของเขาชัดเจน: *การพัฒนาเทคโนโลยีเข้ารหัสต่อไปในอนาคต ไม่ใช่เรื่องของการเพิ่มความเร็ว CPU แต่คือการจัดการโครงสร้างหน่วยความจำอย่างชาญฉลาด* ซึ่งอาจสร้างความเปลี่ยนแปลงครั้งใหญ่ทั้งในระบบพิสูจน์ความรู้เป็นศูนย์(zk) หรือแม้แต่อุปกรณ์เฉพาะทางอย่าง ASIC และ GPU ที่ใช้ในบล็อกเชน

การศึกษาในครั้งนี้ไม่ได้จำกัดอยู่เพียงในวงการวิทยาการคอมพิวเตอร์เท่านั้น แต่ยังมีศักยภาพที่จะเปลี่ยนแนวทางการออกแบบของระบบเข้ารหัส ซึ่งเป็นแกนหลักของเครือข่ายบล็อกเชน โดยเฉพาะเมื่อพูดถึงความสามารถในการขยายเครือข่ายและประสิทธิภาพการใช้งานในระดับโครงสร้างพื้นฐานดิจิทัล การเปิดเผยความเชื่อมโยงโดยตรงระหว่างโครงสร้างฮาร์ดแวร์กับประสิทธิภาพเชิงซอฟต์แวร์ จึงถือเป็นแนวคิดเชิงลึกที่มีโอกาสถูกประยุกต์ใช้จริงในหลายมิติของเทคโนโลยีในอนาคต