ข่าว 
ข้อมูลเหรียญ 
แนะนำสื่อ 
มีรายงานจากห่วงโซ่อุปทานว่าโปรเซสเซอร์พีซีรุ่นต่อไปของ อินเทล(INTC) อาจเชื่อมโยงกับเทคโนโลยีการผลิตชิป 2 นาโนเมตรประสิทธิภาพสูงรุ่น N2X ของ TSMC(TSM) เมื่อกระบวนการผลิตชั้นแนวหน้าของอินเทลเองและกระบวนการผลิตจากโรงหล่อภายนอกถูกพูดถึงพร้อมกันในผลิตภัณฑ์รุ่นเดียวกัน ทางเลือกด้านกระบวนการผลิตสำหรับการแข่งขันซีพียูประสิทธิภาพสูงก็ดูจะกว้างขึ้น
เมื่อวันที่ 20 (เวลาท้องถิ่น) สำนักข่าว Commercial Times ของไต้หวันรายงานโดยอ้างอิงการคาดการณ์จากห่วงโซ่อุปทานว่า โปรเซสเซอร์เดสก์ท็อปรุ่นต่อไปของอินเทลอย่าง 'โนวา เลค (Nova Lake)' อาจเป็นรุ่นแรกที่นำแคชขนาดใหญ่ระดับสุดท้ายหรือ bLLC มาใช้ ส่วนการนำไปใช้ในโน้ตบุ๊กอาจถูกเลื่อนไปจนถึงรุ่นถัดไปอย่าง 'เรเซอร์ เลค-เอชเอ็กซ์ (Razor Lake-HX)'
bLLC ถูกอธิบายว่าเป็นเทคโนโลยีแคชขนาดใหญ่ที่ช่วยลดความหน่วงเวลาที่ซีพียูเข้าถึงหน่วยความจำระบบ Commercial Times เปรียบเทียบเทคโนโลยีนี้กับ 3D V-Cache ของ เอเอ็มดี(AMD)
โนวา เลคถูกกล่าวถึงว่าจะเปิดตัวช่วงต้นปีหน้า โดยฝั่งห่วงโซ่อุปทานคาดว่าผลิตภัณฑ์รุ่นนี้อาจใช้ส่วนผสมของกระบวนการผลิตที่ต่างกัน ทั้ง Intel 18A และ N2P ของ TSMC
ส่วนเรเซอร์ เลคที่จะตามมาถูกกล่าวถึงว่าอาจนำกระบวนการผลิต 2 นาโนเมตรประสิทธิภาพสูงอย่าง N2X ของ TSMC มาใช้เพิ่มเติม อย่างไรก็ตาม อินเทลและ TSMC ยังไม่ได้ประกาศอย่างเป็นทางการว่าจะนำ N2X มาใช้กับเรเซอร์ เลคแต่อย่างใด
N2X ถูกนำเสนอในฐานะกระบวนการผลิตส่วนขยายประสิทธิภาพสูงของแพลตฟอร์ม N2 ของ TSMC โดยเล็งกลุ่มเป้าหมายที่ซีพียูความถี่สูง งาน AI และการประมวลผลประสิทธิภาพสูง (HPC) เทคโนโลยีทรานซิสเตอร์ยังอยู่ในช่วงเปลี่ยนผ่านจากโครงสร้างฟินเฟต (FinFET) แบบเดิมไปสู่โครงสร้างนาโนชีต (Nanosheet)
Intel 18A คือกระบวนการผลิตชั้นแนวหน้าที่อินเทลชูเป็นหัวหอกเพื่อฟื้นความสามารถในการแข่งขันด้านธุรกิจโรงหล่อ ขณะที่ N2P และ N2X ของ TSMC เป็นกระบวนการผลิตกลุ่ม 2 นาโนเมตรจากโรงหล่อภายนอก การที่ทั้งสองแนวทางถูกพูดถึงพร้อมกันในผลิตภัณฑ์รุ่นเดียวกัน สะท้อนว่าการจัดสรรกระบวนการผลิตสำหรับซีพียูประสิทธิภาพสูงมีความซับซ้อนมากขึ้น
การเลือกกระบวนการผลิตไม่ใช่แค่เรื่องวิธีการผลิตเพียงอย่างเดียว เพราะซีพียูประสิทธิภาพสูงต้องคำนึงถึงประสิทธิภาพการทำงาน ประสิทธิภาพการใช้พลังงาน อัตราผลผลิต (Yield) กำลังการผลิต และจังหวะเวลาเปิดตัวไปพร้อมกัน การใช้กระบวนการผลิตของตัวเองหรือพึ่งพาโรงหล่อภายนอกจึงส่งผลโดยตรงต่อกำหนดการเปิดตัวผลิตภัณฑ์
การคาดการณ์ครั้งนี้เชื่อมโยงกับกระแสที่ความต้องการด้าน AI และการประมวลผลประสิทธิภาพสูงผลักดันการแข่งขันกระบวนการผลิตชั้นแนวหน้าให้เข้มข้นขึ้น ซีพียูความถี่สูงและชิปสำหรับประมวลผล AI ต้องการการปรับปรุงประสิทธิภาพการใช้พลังงานและสมรรถนะอย่างมาก กระบวนการผลิตกลุ่ม 2 นาโนเมตรจึงถูกประเมินว่าเป็นแกนการผลิตรุ่นต่อไปที่ตอบโจทย์ความต้องการนี้
ในฝั่งห่วงโซ่อุปทาน ยังมีการพูดถึงบริษัทด้านวัสดุและเวเฟอร์ด้วย โดย Commercial Times รายงานว่ารายได้รวมกลุ่มเซมิคอนดักเตอร์ของบริษัท 'ซุงซอง' ในช่วงครึ่งปีแรกเพิ่มขึ้น 25% เมื่อเทียบกับปีก่อนหน้า และสัดส่วนรายได้จากธุรกิจเซมิคอนดักเตอร์ขยับขึ้นมาอยู่ที่ 66%
ซุงซองถูกแนะนำว่าเป็นบริษัทในไต้หวันที่มีศักยภาพผลิตแผ่นขัด CMP ของตัวเองในระดับอุตสาหกรรม ความต้องการแผ่นขัดชนิดแข็งและงานบรรจุภัณฑ์ขั้นสูงยังอยู่ในระดับสูง ส่วนสายการผลิตใหม่สำหรับแผ่นขัดชนิดนุ่มคาดว่าจะเริ่มทดลองผลิตในไตรมาส 3 และทยอยเข้าสู่การผลิตเชิงพาณิชย์ในไตรมาส 4
ส่วน 'จุงซา' เป็นบริษัทที่ทำธุรกิจแผ่นเพชรขัด CMP และเวเฟอร์รีไซเคิล โดยมีรายได้ในไตรมาส 2 อยู่ที่ 2,490 ล้านดอลลาร์ไต้หวัน เพิ่มขึ้นจากปีก่อนหน้า 17.9% และมีอัตรากำไรขั้นต้นอยู่ที่ 40.1%
Commercial Times ยังรายงานว่ายอดส่งมอบแผ่นเพชรขัดที่เกี่ยวข้องกับกระบวนการผลิต 2 นาโนเมตรและ 1.6 นาโนเมตรกำลังเพิ่มขึ้นอย่างรวดเร็ว สะท้อนว่าการเปลี่ยนผ่านสู่กระบวนการผลิตชั้นแนวหน้าไม่ได้ส่งผลแค่กับโรงหล่อเท่านั้น แต่ยังกระตุ้นความต้องการไปถึงบริษัทด้านวัสดุ อุปกรณ์ และการรีไซเคิลเวเฟอร์ด้วย
ก่อนหน้านี้ TokenPost เคยรายงานเกี่ยวกับโรงงานอินเทลในมาเลเซียที่ถูกจับตาเป็นหนึ่งในตัวเลือกกระจายงานบรรจุภัณฑ์ขั้นปลาย ท่ามกลางปัญหาคอขวดด้านบรรจุภัณฑ์ขั้นสูงของ TSMC ซึ่งการแข่งขัน 2 นาโนเมตรในขั้นตอนการผลิตชิปต้นน้ำ และปัญหาคอขวดบรรจุภัณฑ์ขั้นสูงในขั้นปลายน้ำ ถือเป็นประเด็นที่เคลื่อนไหวไปพร้อมกันในห่วงโซ่อุปทานชิป AI
ปัจจุบันสิ่งที่ได้รับการยืนยันมีเพียงขอบเขตของการคาดการณ์จากห่วงโซ่อุปทานและรายงานของ Commercial Times เท่านั้น ส่วนโครงสร้างผลิตภัณฑ์จริง กำหนดการผลิตเชิงพาณิชย์ และการจัดสรรกระบวนการผลิตทั้งหมด ยังต้องรอการประกาศอย่างเป็นทางการจากอินเทล
ความคิดเห็น 0