ข่าว 
ข้อมูลเหรียญ 
แนะนำสื่อ 
อินเทล(INTC) อาจใช้ทั้งเทคโนโลยีการผลิตชิป 18A ของตัวเองและกระบวนการ 2 นาโนเมตรตระกูลใหม่จาก TSMC(TSM) ในโปรเซสเซอร์พีซีรุ่นถัดไป ตามรายงานล่าสุดที่ระบุว่าอินเทลอาจขยายการพึ่งพาโรงหล่อภายนอกสำหรับชิปประสิทธิภาพสูง ซึ่งอาจส่งผลต่อการแข่งขันด้านเทคโนโลยีการผลิตขั้นแนวหน้าและโครงสร้างห่วงโซ่อุปทานชิปพีซีและเอไอในวงกว้าง
หนังสือพิมพ์ Commercial Times ของไต้หวันรายงานว่า โปรเซสเซอร์เดสก์ท็อปรุ่นถัดไปของอินเทลอย่าง Nova Lake และรุ่นต่อจากนั้นอย่าง Razor Lake อาจใช้โครงสร้างการผลิตแบบผสมระหว่างเทคโนโลยี 18A ของอินเทลกับกระบวนการ N2P และ N2X ของ TSMC ขณะที่เว็บไซต์ Tom's Hardware รายงานกระแสข่าวลือในทำนองเดียวกัน พร้อมระบุด้วยว่ามีการแก้ไขข้อมูลภายหลังว่ากระบวนการที่ใช้กับ Razor Lake อาจเป็น N2P V2 ไม่ใช่ N2X ตามที่เคยคาดการณ์ไว้ก่อนหน้านี้
ประเด็นสำคัญคือ อินเทลอาจมอบหมายให้ TSMC ผลิตชิปพีซีประสิทธิภาพสูงบางรุ่นด้วยเทคโนโลยีขั้นแนวหน้าของตัวเอง แม้จะยังคงเดินหน้าใช้กระบวนการ 18A ที่พัฒนาขึ้นเองเป็นหลักก็ตาม ทั้งนี้ อินเทลและ TSMC ยังไม่ได้ยืนยันอย่างเป็นทางการเกี่ยวกับกระบวนการผลิต ปริมาณการผลิต หรือกำหนดวางจำหน่ายที่ชัดเจนของทั้ง Nova Lake และ Razor Lake
สำหรับ Nova Lake มีการพูดถึงดีไซน์แคชระดับสุดท้ายขนาดใหญ่ที่เรียกว่า bLLC โดย 'แคช' คือพื้นที่หน่วยความจำที่เก็บข้อมูลซึ่งหน่วยประมวลผลกลาง (CPU) ใช้งานบ่อยให้อยู่ใกล้กับตัวประมวลผลมากขึ้น ช่วยลดจำนวนครั้งที่ต้องเข้าถึงหน่วยความจำหลักของระบบ ซึ่งอาจสร้างความแตกต่างด้านประสิทธิภาพในการเล่นเกมและงานที่ต้องใช้พลังประมวลผลสูงบางประเภท
Commercial Times ระบุว่าดีไซน์นี้มีลักษณะเป็นคู่แข่งโดยตรงกับเทคโนโลยี 3D V-Cache ของเอเอ็มดี(AMD) สะท้อนว่าการแข่งขันด้าน CPU ประสิทธิภาพสูงไม่ได้จำกัดอยู่แค่การเพิ่มจำนวนคอร์อีกต่อไป แต่ขยายไปถึงโครงสร้างแคช การเลือกกระบวนการผลิต และการผสมผสานเทคนิคการแพ็กเกจจิ้งชิป
TSMC ระบุในเอกสารอธิบายเทคโนโลยี 2 นาโนเมตรของบริษัทว่า กระบวนการ N2 เริ่มเดินสายการผลิตเชิงพาณิชย์ตั้งแต่ไตรมาส 4 ปี 2025 โดยชิป 2 นาโนเมตรรุ่นนี้ถือเป็นจุดเปลี่ยนจากโครงสร้างทรานซิสเตอร์แบบ FinFET ไปสู่โครงสร้างแบบนาโนชีต (Nanosheet)
โครงสร้างนาโนชีตเป็นทรานซิสเตอร์รุ่นใหม่ที่เน้นการควบคุมทิศทางการไหลของกระแสไฟฟ้าให้แม่นยำมากขึ้น และเมื่อวงจรมีขนาดเล็กลงเรื่อยๆ ความแม่นยำที่ต้องการในกระบวนการผลิต ไม่ว่าจะเป็นการเคลือบฟิล์มบาง การกัดกรด การทำความสะอาด และการขัดผิวด้วยสารเคมี (CMP) ก็ยิ่งต้องสูงขึ้นตามไปด้วย
นี่คือเหตุผลที่รายงานฉบับนี้พูดถึงบริษัทในห่วงโซ่อุปทานของไต้หวันไปพร้อมกัน โดย Commercial Times มองว่าความต้องการวัสดุและวัสดุสิ้นเปลืองอย่างแผ่นขัด CMP และแผ่นเพชรขัดผิว อาจเพิ่มขึ้นตามการขยายตัวของกระบวนการผลิตขั้นแนวหน้า
CMP คือกระบวนการทำให้พื้นผิวเวเฟอร์เรียบเสมอกัน ยิ่งวงจรเซมิคอนดักเตอร์มีขนาดเล็กลงเท่าไร ข้อบกพร่องบนพื้นผิวและความต่างระดับความสูงก็ยิ่งส่งผลต่ออัตราผลผลิต (Yield) มากขึ้นเท่านั้น ทำให้ต้องขัดซ้ำหลายรอบและใช้มาตรฐานคุณภาพที่เข้มงวดขึ้น
Commercial Times ระบุชื่อบริษัทวัสดุของไต้หวันอย่าง ซ่งเซิ่ง (頌勝) และ จงซา (中砂) ว่าเป็นบริษัทในห่วงโซ่อุปทานที่เกี่ยวข้อง อย่างไรก็ตาม การเติบโตของรายได้หรือขนาดผลประโยชน์ที่บริษัทเหล่านี้จะได้รับ ยังต้องรอการยืนยันสัดส่วนการผลิตจริงระหว่างอินเทลและ TSMC ก่อน
จุดที่น่าสนใจคือ ความร่วมมือระหว่างอินเทลและ TSMC ในครั้งนี้อาจไม่ใช่แค่การรับจ้างผลิตทั่วไป แต่อาจเปลี่ยนโครงสร้างห่วงโซ่อุปทานชิปประสิทธิภาพสูงสำหรับพีซีในภาพรวม ก่อนหน้านี้ โทเคนโพสต์เคยรายงานกระแสข่าวที่พูดถึงโปรเซสเซอร์พีซีรุ่นถัดไปของอินเทลควบคู่กับกระบวนการ 2 นาโนเมตรของ TSMCมาแล้ว
กระแสที่ผู้ผลิตพีซีผลักดันฟีเจอร์เอไอบนตัวเครื่อง (On-device AI) ให้เป็นจุดขายหลัก ยิ่งเพิ่มน้ำหนักให้การเลือกกระบวนการผลิตมีความสำคัญมากขึ้นไปอีก โทเคนโพสต์เคยรายงานแผนเปิดตัวเอไอพีซีของเลอโนโว(Lenovo) และทิศทางธุรกิจพีซีไว้ก่อนหน้านี้เช่นกัน
ชิปพีซีประสิทธิภาพสูงเป็นสินค้าที่ต้องบาลานซ์ทั้งประสิทธิภาพและประสิทธิภาพการใช้พลังงาน ควบคู่ไปกับอัตราผลผลิต กำลังการผลิต และจังหวะเวลาวางจำหน่าย นี่คือเหตุผลที่การเลือกใช้กระบวนการผลิตของตัวเองหรือพึ่งพาโรงหล่อภายนอก ส่งผลโดยตรงต่อกำหนดการของผลิตภัณฑ์และความมั่นคงของห่วงโซ่อุปทาน
ผลกระทบที่จะเกิดกับบริษัทเซมิคอนดักเตอร์เกาหลีใต้อย่างซัมซุง อิเล็กทรอนิกส์ (Samsung Electronics) และเอสเค ไฮนิกซ์ (SK Hynix) ยังไม่สามารถสรุปได้ในตอนนี้ ประเด็นนี้สะท้อนทิศทางการแข่งขันด้านกระบวนการผลิตขั้นแนวหน้าของโรงหล่อและความเปลี่ยนแปลงในห่วงโซ่อุปทานชิปพีซีและเอไอ แต่ผลกระทบโดยตรงต่อผลประกอบการหรือส่วนแบ่งตลาดของบริษัทในประเทศยังต้องรอการยืนยันปริมาณการผลิตและกำหนดเวลาอย่างเป็นทางการ
เนื้อหาที่ได้รับการยืนยันในขณะนี้ยังอยู่ในขอบเขตของรายงานเชิงสังเกตการณ์และกระแสข่าวลือในอุตสาหกรรมที่ Commercial Times และ Tom's Hardware นำเสนอเท่านั้น ส่วนโครงสร้างผลิตภัณฑ์จริงและสัดส่วนการผลิตจะชัดเจนก็ต่อเมื่ออินเทลและ TSMC ประกาศอย่างเป็นทางการ
แหล่งข้อมูลอ้างอิง: ABMedia (ต้นฉบับ), Economic Daily News, Tom's Hardware, หน้าข้อมูลเทคโนโลยี 2 นาโนเมตรของ TSMC
ความคิดเห็น 0