ข่าว 
ข้อมูลเหรียญ 
แนะนำสื่อ 
TSMC (Taiwan Semiconductor Manufacturing Co., TSM) ร่วมกับ ASML และ imec ประกาศความสำเร็จในการผลิตทรานซิสเตอร์วัสดุสองมิติ (2D) บนเวเฟอร์ขนาด 300 มิลลิเมตร โดยมีระยะห่างพอลิระหว่างจุดสัมผัส (Contact Poly Pitch, CPP) เพียง 50 นาโนเมตร และมีสัดส่วนทรานซิสเตอร์ที่ทำงานได้ปกติสูงถึง 94%
imec เปิดเผยในแถลงการณ์เมื่อวันที่ 15 มิถุนายนว่า ทั้งสามหน่วยงานได้รวมทรานซิสเตอร์สนามไฟฟ้าชนิด n (nFET) ที่ทำจากโมลิบดีนัมไดซัลไฟด์ (MoS2) เข้ากับทรานซิสเตอร์ชนิด p (pFET) ที่ทำจากทังสเตนไดซัลไฟด์ (WS2) และทังสเตนไดซีลีไนด์ (WSe2) บนเวเฟอร์ขนาด 300 มิลลิเมตรได้สำเร็จ โดย CPP เป็นตัวชี้วัดกระบวนการผลิตที่แสดงระยะห่างของการจัดวางเกตและจุดสัมผัสซอร์ส-เดรนซ้ำ ๆ กัน
กูรี ซันการ์ คาร์ (Gouri Sankar Kar) รองประธานฝ่ายวิจัยและพัฒนาเทคโนโลยีอุปกรณ์คอมพิวต์และหน่วยความจำของ imec กล่าวว่า “นี่เป็นครั้งแรกที่เราทำ CPP 50 นาโนเมตรได้โดยไม่กระทบประสิทธิภาพของ nFET และ pFET แบบ 2D” คำกล่าวนี้สะท้อนความสำคัญไม่เพียงประสิทธิภาพของอุปกรณ์ในระดับห้องปฏิบัติการ แต่รวมถึงการผลิตอุปกรณ์ชนิด n และ p ร่วมกันบนเวเฟอร์ขนาดใหญ่ได้จริงด้วย
มิน เฉา (Min Cao) ประธานเจ้าหน้าที่ฝ่ายเทคโนโลยี (CTO) ของ TSMC กล่าวในแถลงการณ์เดียวกันว่า ความร่วมมือครั้งนี้มุ่งลดความเสี่ยงและเร่งความเร็วในการเปลี่ยนผ่านจาก “ห้องปฏิบัติการสู่โรงงานผลิต (lab to fab)” การนำวัสดุ 2D ไปใช้ในสายการผลิตจริงต้องพิสูจน์ทั้งอัตราผลผลิต ความน่าเชื่อถือ และความเข้ากันได้กับกระบวนการผลิตเดิมไปพร้อมกัน
ASML ระบุว่าใช้เทคโนโลยีการฉายแสงอัลตราไวโอเลตสุดขั้ว (EUV) ลดความยาวช่องสัญญาณ (channel length) ลงเหลือ 28 นาโนเมตร ทั้งนี้ความยาวช่องสัญญาณกับ CPP เป็นตัวชี้วัดคนละตัวกัน จึงไม่ควรใช้ตัวเลขกระบวนการใดตัวเลขหนึ่งเพียงตัวเดียวมาตัดสินขนาดโดยรวมของทรานซิสเตอร์
วัสดุ 2D มีความบางระดับอะตอม จึงควบคุมกระแสไฟฟ้าด้วยสนามไฟฟ้าจากเกตได้ดี แต่ในขั้นตอนสร้างชั้นฉนวนเกตบนพื้นผิว มักเกิดข้อบกพร่องที่รอยต่อ กระแสไฟฟ้ารั่วไหล และการเคลื่อนที่ของพาหะที่ลดลง ทำให้วิศวกรรมรอยต่อ (interface engineering) กลายเป็นโจทย์สำคัญของวงการ
วิทยานิพนธ์ปริญญาโทปี 2025 ที่เผยแพร่ในคลังข้อมูลวิชาการของมหาวิทยาลัยแห่งชาติหยางหมิงเจียวทง (National Yang Ming Chiao Tung University, NYCU) ก็ศึกษาประเด็นนี้เช่นกัน โดยยฺเหวียนชุน ซู (Yuan-Chun Su) นักศึกษาวิจัยของ NYCU และเหวินห่าว ชาง (Wen-Hao Chang) อาจารย์ที่ปรึกษาของ NYCU ศึกษาการควบคุมชั้นออกไซด์ที่รอยต่อบางระดับพิเศษของทรานซิสเตอร์ท็อปเกตชนิดโมลิบดีนัมไดซัลไฟด์
ทีมวิจัยสะสมอะลูมิเนียมหนาประมาณ 0.3 นาโนเมตรลงบนพื้นผิวโมลิบดีนัมไดซัลไฟด์ ด้วยวิธีการระเหยด้วยลำอิเล็กตรอนในสุญญากาศระดับสูงพิเศษ แล้วออกซิไดซ์เพื่อสร้างชั้นรอยต่ออะลูมิเนียมออกไซด์ (Al2O3) ผลลัพธ์ที่ได้คือทรานซิสเตอร์สนามไฟฟ้าโมลิบดีนัมไดซัลไฟด์ชั้นเดียว ความยาวช่องสัญญาณ 100 นาโนเมตร มีความหนาฉนวนเทียบเท่าออกไซด์ (EOT) ราว 1 นาโนเมตร และค่าทรานส์คอนดักแตนซ์สูงสุด 0.45 mS/μm
EOT คือค่าที่แปลงคุณสมบัติทางไฟฟ้าของฉนวนจริงให้เทียบเท่ากับความหนาของซิลิคอนออกไซด์ ยิ่งตัวเลขน้อยยิ่งเพิ่มความสามารถในการควบคุมสนามไฟฟ้าของเกตได้ดีขึ้น แต่ต้องบริหารจัดการทั้งประสิทธิภาพการเป็นฉนวนและกระแสรั่วไหลไปพร้อมกัน
ในงานวิจัยที่ TSMC เปิดเผยเมื่อปี 2022 ก็เคยผสานโมลิบดีนัมไดซัลไฟด์ชั้นเดียวที่ผลิตด้วยวิธีการสะสมไอสารเคมี (CVD) เข้ากับฉนวนชนิดสะสมชั้นอะตอม (ALD) ตระกูลฮาฟเนียม ครั้งนั้นทำได้ EOT ราว 1 นาโนเมตร และค่าความชันต่ำกว่าเกณฑ์ (subthreshold swing) 68 mV/dec ซึ่งแสดงศักยภาพการควบคุมเกตของวัสดุ 2D ไว้ก่อนหน้านี้แล้ว
งานวิจัยอีกชิ้นที่เผยแพร่ในวารสารเนเจอร์ (Nature) เมื่อวันที่ 1 กรกฎาคม วัดปัญหาการย่อขนาดจุดสัมผัสโดยเฉพาะ ทีมวิจัยยืนยันว่าความยาวการถ่ายเทพาหะ (carrier transfer length) ของทรานซิสเตอร์โมลิบดีนัมไดซัลไฟด์ชั้นเดียวที่ใช้บิสมัทเป็นจุดสัมผัส อยู่ที่ประมาณ 2.0 นาโนเมตร
ความยาวการถ่ายเทพาหะ หมายถึงระยะทางที่ประจุไฟฟ้าเคลื่อนที่จากจุดสัมผัสโลหะเข้าสู่ช่องสัญญาณสารกึ่งตัวนำได้จริง กล่าวได้ว่าการย่อขนาดทรานซิสเตอร์ 2D ไม่ได้จำกัดอยู่แค่ความยาวช่องสัญญาณเท่านั้น แต่ต้องลดทั้งความต้านทานจุดสัมผัส ขนาดจุดสัมผัส และฉนวนเกตไปพร้อมกันด้วย
ตัวเลข 0.42 นาโนเมตรที่ปรากฏในพาดหัวข่าวของสื่อต่างประเทศบางสำนัก ไม่ปรากฏโดยตรงในเอกสารงานวิจัยที่เผยแพร่ ตัวเลขที่ยืนยันได้มีเพียง △ชั้นรอยต่ออะลูมิเนียมหนาประมาณ 0.3 นาโนเมตร △EOT ราว 1 นาโนเมตร △ความยาวการถ่ายเทพาหะประมาณ 2.0 นาโนเมตร และ △CPP 50 นาโนเมตร ซึ่งแต่ละตัวเลขชี้ถึงวัตถุทางกายภาพที่แตกต่างกัน
งานวิจัยนี้ไม่ใช่ข้อมูลสนับสนุนราคาหุ้นหรือหลักทรัพย์ตัวใดเป็นการเฉพาะ แต่เป็นผลตรวจสอบเทคโนโลยีการผลิตเซมิคอนดักเตอร์รุ่นถัดไป แม้จะเชื่อมโยงกับโครงสร้างอุตสาหกรรมที่ TSMC นำ AI มาใช้ในกระบวนการผลิตชิป ควบคู่กับการรองรับความต้องการชิปสำหรับ AI แต่ยังไม่มีข้อมูลที่เชื่อมโยงโดยตรงกับธุรกิจหรือกระแสเงินทุนในตลาดคริปโตหรือบล็อกเชน
การที่ทรานซิสเตอร์วัสดุ 2D จะก้าวไปสู่กระบวนการผลิตเชิงพาณิชย์ได้ ต้องอาศัยผลทดสอบประสิทธิภาพอุปกรณ์บนเวเฟอร์ 300 มิลลิเมตรเป็นฐาน แล้วพิสูจน์อัตราผลผลิต ความน่าเชื่อถือ ความเสถียรระยะยาว และต้นทุนกระบวนการผลิตต่อไป ผลลัพธ์ที่ยืนยันได้ในขณะนี้มีเพียง CPP 50 นาโนเมตร อัตราการทำงานปกติ 94% และความยาวช่องสัญญาณ 28 นาโนเมตรเท่านั้น
แหล่งข้อมูลตรวจสอบ: คลังข้อมูลวิชาการ NYCU, แถลงการณ์ imec, หน้าวิจัยของ TSMC, งานวิจัยในวารสารเนเจอร์
ความคิดเห็น 0